

Case Docket No. <u>P107314-00002</u>

Date March 30, 2000

THE COMMISSIONER OF PATENTS AND TRADEMARKS Washington, D.C. 20231

*Sir:

Transmitted herewith for filing under 37 C.F.R. §1.53(b) is the patent application of: Inventor(s): Kouki IDE; Yoshiaki MAIDA

For: BACKUP DEVICE IN CASE OF POWER FAILURE IN IMAGE RECORDING APPARATUS

XX Japanese Specification (14 pages)

XX 12 sheets of drawings

XX Return Receipt Postcard

XX A filing fee, calculated as shown below:

	(Col. 1)	(Col. 2)	
FOR:	No. Filed	No. Extra	
BASIC FEE			
TOTAL CLAIMS	20 =	* 0	
INDEP CLAIMS	3 =	* 0	
MULTIPLE DEPENDENT CLAIM PRESENTED			

Small Entity				
RATE	FEE			
	\$345			
x 9=				
x 39 =				
+130 =				
TOTAL				

Sma	Small Entity		
RATE	FEE		
	\$690		
x 18 =	0		
x 78 =	0		
+260 =	0		
TOTAL	\$690		

Other Than A

If the difference in Col. 1 is less than zero,

enter "0" in Col. 2

<u>XX</u>

A check in the amount of <u>\$690.00</u> is enclosed to cover the filing fee and <u>assignment recordation</u>. The Commissioner is hereby authorized to charge payment for any additional filing fees associated with this communication or credit any overpayment to Deposit Account No. <u>01-2300</u>.

Respectfully submitted,

or

or or

or

or

ARENT FOX KINTNER PLOTKIN & KAHN, PLLC

Arent Fox Kintner Plotkin & Kahn, PLLC 1050 Connecticut Avenue, N.W., Suite 600

Washington, D.C. 20036-5339 Telephone No. (202) 857-6000

Facsimile No. (202) 638-4810

DHG/hk

Enclosures: Check #28

Check #288508/Japanese Specification and Claims

Drawings (12 sheets)/Return Receipt Postcard

By: Douglas H. Goldhush

Reg. No. 33,125

明細書

発明の名称

映像記録装置における停電時バックアップ装置

発明の背景

技術分野

この発明は、映像記録装置における停電時バックアップ装置に関する。

従来技術

監視カメラによって撮像された映像またはその圧縮データを、ブロック単位毎に2つのメモリに交互に書き込み、1ブロック分のデータがメモリに書き込まれる毎に、1ブロック分のデータの書き込みが終了したメモリからデータを読み出して記録媒体に記録させる映像記録装置が既に開発されている。

このような映像記録装置において、記録動作中において停電が発生すると、停 電発生の直前に両メモリに蓄積されたデータが失われてしまう。

発明の概要

この発明は、記録動作中において停電が発生した場合において、停電発生の直前に両メモリに蓄積されていたデータおよびそれらのデータが属している2つのブロックを構成する全てのデータがビデオテープに記録されるまで、記録動作を継続させることができる映像記録装置における停電時バックアップ装置を提供することを目的とする。

この発明による映像記録装置における停電時バックアップ装置は、入力映像データまたはその圧縮データを、複数フィールド分のデータを含むブロック単位毎

に2つのメモリに交互に書き込み、1ブロック分のデータがメモリに書き込まれる毎に、1ブロック分のデータの書き込みが終了したメモリからデータを読み出して記録媒体に記録させる映像記録装置における停電時バックアップ装置であって、停電時のバックアップ用電源、停電が発生したことを検出する停電検出回路、バックアップ用電源にスイッチング手段を介して接続されかつバックアップ用電源に基づいて少なくとも記録動作を継続させるために必要な部分に電力を供給する電源回路、記録動作中において、停電検出回路によって停電が検出されたときに、スイッチング手段をオンさせることにより、記録動作を継続させる手段、および停電発生の直前に両メモリに蓄積されていたデータおよびそれらのデータが属している2つのブロックを構成する全てのデータの記録媒体への記録が完了したときに、スイッチング手段をオフにさせることにより、記録動作を中止させる手段を備えていることを特徴とする。

バックアップ用電源が蓄電池であり、映像記録装置の電源オン時において、当 該蓄電池を商用電源に基づいて充電するための充電回路を備えていることが好ま しい。

図面の簡単な説明

- 図1は、監視システムの構成を示すブロック図である。
- 図2は、デジタルVTRの概略構成を示すブロック図である。
- 図3は、差分ブロックの記録時の動作を示すタイムチャートである。
- 図4は、ビデオテープに記録される1フィールド分のデータに対するフォーマットを示す模式図である。
 - 図5は、ヘッドの目詰まり検査を行うタイミングを示す模式図である。
- 図 6 は、ビデオテープ停止時において行われるヘッドの目詰まり検査を説明するためのタイミングチャートである。
 - 図7は、サブバンクの内容を示す模式図である。
 - 図8は、差分ブロックの再生時の動作を示すタイムチャートである。
 - 図9は、逆転再生指令が入力された時点の直前に、通常再生されていたブロッ

ク内のデータうち、通常再生済のデータおよびそのインデックス番号を示す模式 図である。

図10は、停電時のバックアップ機能を説明するための模式図である。

図11は、停電時のバックアップ機能を実現するための電源回路の構成を示す 回路図である。

図12は、図11の電源回路の停電発生時の動作を示すタイムチャートである。

好ましい実施例の詳細な説明

以下、図面を参照して、この発明を、監視カメラによって撮像された映像を記録再生するデジタルVTRに適用した場合の実施の形態について説明する。

〔1〕監視システムの全体的な構成の説明

図1は、監視システムの全体的な構成を示している。

監視システムは、ビデオカメラ(以下、監視カメラという)101と、監視カメラ101によって得られる映像信号を圧縮して記録するためのデジタルVTR102によって再生された映像を表示するモニタ103とを備えている。

[2] デジタルVTR102の映像信号処理回路の記録時の動作についての説明図2は、デジタルVTR102の映像信号処理回路の構成を示している。映像信号処理回路の記録時の動作について説明する。

記録時には、監視カメラ101から送られてきたアナログの映像信号は、デコーダ11によってデジタルの映像データに変換される。デコーダ11によって得られた映像データは、差分ブロック12に送られる。差分ブロック12は、メモリ31と、加算減算手段32とを備えている。メモリ31は、第1のFPGA13(フィールドプログラマブルゲートアレイ)によって制御される。

図3は、差分ブロック12の記録時の動作を示している。図3において、数字はフィード番号を示している。

第1のFPGA13は、デコーダ11から出力される映像データを、所定フィ

ールド数周期(この例では、6垂直期間周期)で、基本映像データとしてメモリ31に格納するとともに、それらの映像データを加算減算手段32をスルーさせて画像圧縮伸張回路14に送る。

メモリ31に格納されたフィールドから次にメモリ31に格納されるフィールドまでの間の各フィールドの映像データは、加算減算手段32に送られ、メモリ31内に格納されている基本映像データとの差分がとられ、得られた差分データが画像圧縮伸張回路14に送られる。

図3の例では、フィールド番号"1"、"7"の映像データ"1"、"7"が、メモリ31に格納されるとともに画像圧縮伸張回路14に送られる。フィールド番号"1"と、"7"の間の各フィールドの映像データ"2"~"6"は、加算減算手段32に送られ、メモリ31内に格納されている基本映像データ"1"との差分が取られ、得られた差分データが画像圧縮伸張回路14に送られる。加算減算手段32をスルーして画像圧縮伸張回路14に送られた映像データ(基本映像データ)をI映像データといい、加算減算手段32によって基本映像データとの差分が取られた後に画像圧縮伸張回路14に送られたデータ(差分データ)をP映像データということにする。

画像圧縮伸張回路14では、差分ブロック12から送られてきた映像データが、フィールド単位毎にたとえばJPEG方式で圧縮される。画像圧縮伸張回路1 4によって得られた圧縮映像データ(符号化データ)は、付加情報付加/分離部 15に送られる。

一方、マイコン40は、付加情報付加/分離部15に送られた圧縮映像データが I 映像に対するものか P 映像に対するものであるかを示す I / P 識別情報を第1のFPGA13から取得し、記録時刻情報(現在の年月日分秒の情報)等とともに付加情報付加/分離部15に送る。

付加情報付加/分離部 1 5 では、画像圧縮伸張回路 1 4 によって得られた圧縮映像データに、マイコン 4 0 から送られてきた当該圧縮映像データに対応する I / P 識別情報、記録時刻情報等の付加情報が付加される。付加情報付加/分離部 1 5 によって所定のデータが付加されたデータは、第 2 の F P G A 1 6 に送られる。

第2のFPGA16は、付加情報付加/分離部15から送られてきたデータを、複数フィールド分のデータを含む所定ブロック単位毎に2つのメモリ17、18に交互に書き込み、1ブロック分のデータがメモリに書き込まれる毎に、1ブロック分のデータの書き込みが終了したメモリから、データを読み出して、フォーマッタ19に送る。1ブロックは、この例では、オーディオに関する情報も含めて、288トラック分のデータからなる。

つまり、第2のFPGA16は、付加情報付加/分離部15から送られてきた データを、一方のメモリ、たとえば、第1メモリ17に書き込んでいく。そして 、第1メモリ17への1ブロック分のデータの書き込みが終了すると、データを 書き込むメモリが他方の第2メモリ18に切り替えられると同時に、第1メモリ 17から、データの読み出しが開始される。

第1メモリ17から読み出されたデータは、フォーマッタ19に送られる。そして、第1メモリ17からの1ブロック分のデータの読み出しが完了すると、読み出しが停止せしめられる。

この後、第2メモリ18への1ブロック分のデータの書き込みが終了すると、データを書き込むメモリが第1メモリ17に切り替えられると同時に、第2メモリ18から、データの読み出しが開始される。第2メモリ18から読み出されたデータは、フォーマッタ19に送られる。そして、第2メモリ18からの1ブロック分のデータの読み出しが完了すると、読み出しが停止せしめられる。以後、同様な処理が繰り返される。

フォーマッタ19では、送られてきたデータがビテオテープに記録できるデータ構造のデータに変換される。フォーマッタ19によって得られたデータは、信号記録再生部20内の記録アンプおよびビデオヘッドを介して、ビデオテープに記録される。つまり、ビデオテープには、基本的には、1ブロック(288トラック分)単位で、映像データが記録される。1ブロック単位のデータの記録が終了する毎に、ビデオテープは停止せしめられる。

なお、第2のFPGA16およびフォーマッタ19は、マイコン40によって 制御される。

図4は、ビデオテープに記録される1フィールド分のデータに対するフォーマ

ットを示している。

1フィールド分のデータブロックは、ヘッダ部51、オーディオデータ部52 および映像データ部53からなる。

〔3〕記録時に行われるビデオヘッドの目詰まり検査についての説明

上述したように、記録時においては、ビデオテープに1ブロック分のデータが書き込まれる毎に、ビデオテープが停止せしめられるが、ビデオテープが停止している時間を利用して、ビデオヘッドの目詰まり検査が行われる。ここでは、回転ドラムに180度対向して2つのビデオヘッドが設けられている場合について説明する。

図5に示すように、1ブロック分のデータ(図5では、block0のデータ)がビデオテープに記録されると、ダミーデータが6トラック分記録された後、ビデオテープが停止せしめられる。そして、停止状態において、各ビデオヘッドの目詰まり検査が行われる。目詰まり検査が終了すると、ビデオテープのダメージを防止するために、キャプスタンを所定量だけ逆回転させることにより、ビデオテープを少し弛ませて待機させる。この後、次のブロックのデータ(図5では、block1のデータ)の記録タイミングになると、まず、ダミーデータが所定トラック数分記録された後、次のブロックのデータのビデオテープへの記録が開始される。

各ビデオヘッドの目詰まり検査は、次のように行われる。図6に示すように、ビデオテープが停止している状態において、1ヘッドにつき、テストパターンの記録再生(REC & PLAY)が3回行われる。なお、各ビデオヘッドのテストパターンの記録タイミングおよび再生タイミングは、図6に示すように、スイッチング

パルスに基づいて制御される。

マイコン40は、各ビデオヘッド毎に3回分の再生時のヘッド出力の和を算出し、所定値以下(たとえば、通常値の1/4以下)である場合には、そのビデオヘッドに目詰まりが発生していると判別する。マイコン40は、いずれかのビデオヘッドに目詰まりが発生していると判別したときには、記録を中止し、その旨を報知する。

〔4〕映像信号処理回路の再生時の動作についての説明

再生時には、信号記録再生部20内のビデオヘッドによってビデオテープから 1ブロック単位毎にデータが読み取られる。読み取られた映像データは、信号記 録再生部20内の再生アンプおよびフォーマッタ19を介して、第2のFPGA 16に送られる。

第2のFPGA16は、送られてきたデータを、ブロック単位毎に2つのメモリ17、18に交互に書き込んでいき、1ブロック分のデータがメモリに書き込まれる毎に、1ブロック分のデータの書き込みが終了したメモリからデータを読み出して付加情報付加/分離部15に送る。

第2のFPGA16は、フォーマッタ19から送られてきたデータをメモリ17、18に書き込む際には、フィールド単位毎にデータの書き込みアドレスを認識できるようにするために、図7に示すように、各フィールドデータの先頭にあるフレームへッダの格納先先頭アドレスを示すサブバンクをメモリ内に作成する

付加情報付加/分離部15では、送られてきた1フィールド分のデータから、 I/P識別情報、時刻情報等の付加情報が分離される。分離されたデータは、マイコン40を介して第1のFPGA13に送られる。

付加情報付加/分離部15によって所定のデータが分離された後のデータは、 画像圧縮伸張回路14に送られて、1フィールド単位毎に伸張される。画像圧縮 伸張回路14によって得られた映像データは、差分ブロック12に送られる。

図8は、差分ブロック12の再生時の動作を示している。

第1のFPGA13は、マイコン40から送られてくるI/P識別情報に基づいて差分ブロック12に入力されるフィールドがI映像であるかP映像であるか

を判別する。

そして、差分ブロック12に入力されるフィールドが I 映像である場合には、メモリ31にその映像データを格納するとともに、その映像データを加算減算手段32をスルーさせてエンコーダ21に送る。差分ブロック12に入力されるフィールドが P 映像である場合には、その P 映像データ(差分データ)を加算減算手段32に送り、メモリ31に最新に格納された I 映像データ(基本映像データ)との和をとる。そして、得られた映像データをエンコーダ21に送る。

図8の例では、I 画像の映像データ" 1 "、" 7 "が、メモリ31に格納されるとともにエンコーダ21に送られる。また、P 映像" 2-1 "、" 3-1 "、…" 6-1 "、" 8-7 "等は、メモリ31に最新に格納されたI 映像データと加算されて、元の映像データに戻された後、エンコーダ21に送られる。

エンコーダ21では、送られてきた映像データがアナログの映像信号に戻された後、モニタ103に送られる。

〔5〕特殊再生についての説明

〔5-1〕逆転再生時の動作の説明

通常再生が行われている途中に、逆転再生指令がマイコン40に入力された場合の動作について説明する。

以下の説明において I / P グループとは、任意の 1 つの I 映像とその I 映像との差分が取られた P 映像とからなるグループをいうものとする。

逆転再生指令がマイコン40に入力された時点においては、その直前に通常再生されていた1ブロック分(288トラック分)のデータが、第1メモリ17または第2メモリ18に格納されている。また、差分ブロック12のメモリ31には、逆転再生指令がマイコン40に入力された時点の直前に再生されていた1/PグループのI映像が格納されている。

ここでは、説明の便宜上、第1メモリ17に格納されている1ブロック分のデータのうち、図9に示すように、サブバンク(図7参照)のインデックス番号1~12に対応する12フィールド分のデータが通常再生された時点で、逆転再生指令がマイコン40に入力されたとする。図9において、IはI映像を示し、PはP映像を示している。また、I1とP11、P12、P13とは、同じI/P

グループを構成し、I2とP21、P22、P23とは、同じI/Pグループを構成し、I3とP31、P32、P33とは、同じI/Pグループを構成しているものとする。

逆転再生時においては、インデックス番号12、11、10、20、21の順で、データを再生していく必要があるが、各11 アグループにおいては、まず、11 映像を再生しておかなければ、12 映像を再生することができない。そこで、逆転再生時においては、第12 の13 での14 のおよび第16 の15 の16 の16 でのような制御を行う。

①まず、最初に再生すべき I/Pグループ(I3、P31、P32、P33)を逆から再生していく。つまり、逆転再生指令が入力されたときには、インデックス番号 9 に対応する I 映像(I3)が差分ブロック 12 のメモリ 31 に格納されているので、メモリ 31 に格納されているデータ I3 に基づいて、P33、P32、P31 の順番でP 映像を再生し、その後、I 映像である I3 を再生する。これにより、インデックス番号 12 ~ 9 までの映像データが逆方向に再生される

②インデックス番号8からインデックス番号が小さくなる順番に、付加情報のみを再生していき、付加情報中に含まれているI/P識別情報に基づいて、次に再生すべきI/Pグループ(I2、P21、P22、P23)のI映像に対するインデックス番号5を取得する。

③インデックス番号5に対応するI映像(I2)を再生する。これにより、再生されたI映像(I2)が差分ブロック12のメモリ31に格納される。ただし、再生されたI映像は差分ブロック12から出力されないように制御される。

④インデックス番号5~8までのI/Pグループ(I2、P21、P22、P23)を、上記①と同様に、逆から再生していく。

⑤インデックス番号4からインデックス番号が小さくなる順番に、付加情報のみを再生していき、付加情報中に含まれているI/P識別情報に基づいて、次に再生すべきI/Pグループ(I1、P11、P12、P13)のI映像に対するインデックス番号1を取得する。

⑥インデックス番号1に対応するⅠ映像(Ⅰ1)を再生する。これにより、再

生された I 映像 (I1) が差分ブロック 12 のメモリ 31 に格納される。ただし、再生された I 映像は差分ブロック 12 から出力されないように制御される。

⑦インデックス番号1~4までのI/Pグループ(I1、P11、P12、P13)を、①と同様に、逆から再生していく。

以上のようにして、逆転再生指令がマイコン40に入力された時点において通常再生されていた1ブロック分のデータのうち、逆転再生指令がマイコン40に入力された時点で通常再生されていたデータまでのデータが逆方向に再生される

なお、逆転再生時においては、通常再生時とは逆に、記録時刻が新しいブロックから古いブロックの順に、ビデオテープからブロック単位毎にデータが読み取られていく。上記のようにして逆転再生が行われたブロックの1つ前のブロックのデータがメモリ17、18のうち、上記逆転再生されたデータが格納されていたメモリとは異なる方のメモリに格納されると、上記②以降の処理と同様な処理により、当該ブロックのデータが逆転再生される。

〔5-2〕早送り再生時の動作の説明

早送り再生時においては、通常再生時と同様に、ビデオテープから読み取られたデータが、メモリ17、18にブロック単位で交互に格納されていく。しかしながら、早送り再生時においては、メモリ17、18に格納されたデータのうち、 I 映像に対するデータのみが読み出されて再生される。

[5-3] 早戻し再生時の動作の説明

早戻し再生時においては、逆転再生時と同様に、ビデオテープから読み取られたデータが、メモリ17、18にブロック単位で交互に格納されていく。しかしながら、早戻し再生時においては、メモリ17、18に格納されたデータのうち、1映像に対するデータのみが逆方向に読み出されて再生される。

〔6〕停電時のバックアップ機能についての説明

上述したように、記録動作時においては、1ブロック単位毎にデータがビデオ テープに記録される。

図10に示すように、block0のデータが記録されている途中の時点t1で停電が発生すると、メモリ17、18に停電直前まで蓄積されていたデータが失われ

てしまう。

時点 t 1 の直前においてメモリ17からblock0のデータが読み出されているとすると、時点 t 1 の直前においては、メモリ18にblock1のデータの一部が蓄積されている。このデジタルVTRは、このような場合には、block0を構成するすべてのデータおよびblock1を構成するすべてのデータがビデオテープに記録されるまで、蓄電池によって記録動作を継続させるバックアップ機能を備えている。

図11は、停電時のバックアップ機能を実現するための駆動回路を示している

デジタルVTR102内のマイコン40およびその他の各部の電源電力(DC出力)は、常時は、商用電源71に接続された主電源回路72によって生成される。電源オフ時においても、マイコン40には、電池78によって電源が供給されるようになっている。停電検出回路75は、主電源回路72からの出力を監視し、停電が発生したときに、停電検出信号をマイコン40に出力する。

蓄電池74は、停電発生時にメモリ17、18に蓄積されていたデータおよびそれらのデータが属する2つのブロックを構成する全てのデータをビデオテープに記録させるための電源電力を供給するためのバックアップ電源である。蓄電池74は、デジタルVTRの電源がオンされている場合には、主電源回路72に接続された充電回路73によって充電される。

蓄電池74は、リレー76を介して副電源回路77に接続されている。リレー76は、常時は非作動状態(オフ状態)にあり、停電が発生したときにマイコン40によって作動状態(オン状態)にされる。

図12に示すように、記録動作が行われている途中において、時点 t 1 で停電が発生すると、停電検出信号がL レベルとなるので、マイコン40から出力されるリレー制御信号がH レベルとなり、リレー76が作動せしめられる。これにより、蓄電池74から副電源回路77にリレー76を介して電力が供給され、副電源回路77によってデジタルVTR102内のマイコン40およびその他の各部に電源電力(DC出力)が供給される。この結果、記録動作が継続せしめられる

そして、停電発生時にメモリ17、18に蓄積されているデータおよびそれら

のデータが属する2つのブロックを構成する全てのデータのビデオテープへの記録が完了すると(時点t2)、マイコン40によってリレー制御信号がLレベルとされ、リレー76がオフ状態となる。

図10の例でいえば、時点t1で停電が発生すると、マイコン40によってリレー制御信号がHレベルとされ、リレー76が作動せしめられる。これにより、蓄電池74から副電源回路77にリレー76を介して電力が供給され、副電源回路77によってデジタルVTR102内のマイコン40およびその他の各部に電源が供給される。

この結果、メモリ17に格納されているblock0のデータのビデオテープへの記録処理が継続せしめられるとともに、メモリ18へのblock1のデータの書き込み処理が継続せしめられる。メモリ18へのblock1のデータの書き込みが終了すると、メモリ18に格納されたblock1のデータのビデオテープへの記録処理が開始せしめられる。そして、block1のデータのビデオテープへの記録処理が終了すると、マイコン40によってリレー制御信号がLレベルとされ、リレー76がオフ状態となる。

クレーム

(1) 入力映像データまたはその圧縮データを、複数フィールド分のデータを含むブロック単位毎に2つのメモリに交互に書き込み、1ブロック分のデータがメモリに書き込まれる毎に、1ブロック分のデータの書き込みが終了したメモリからデータを読み出して記録媒体に記録させる映像記録装置における停電時バックアップ装置であって、

停電時のバックアップ用電源、

停電が発生したことを検出する停電検出回路、

バックアップ用電源にスイッチング手段を介して接続されかつバックアップ用電源に基づいて少なくとも記録動作を継続させるために必要な部分に電力を供給する電源回路、

記録動作中において、停電検出回路によって停電が検出されたときに、スイッチング手段をオンさせることにより、記録動作を継続させる手段、および

停電発生の直前に両メモリに蓄積されていたデータおよびそれらのデータが属している2つのブロックを構成する全てのデータの記録媒体への記録が完了したときに、スイッチング手段をオフにさせることにより、記録動作を中止させる手段、

を備えていることを特徴とする映像記録装置における停電時バックアップ装置 。

(2) バックアップ用電源が蓄電池であり、映像記録装置の電源オン時において、当該蓄電池を商用電源に基づいて充電するための充電回路を備えていることを特徴とするクレーム1に記載の映像記録装置における停電時バックアップ装置。

開示の要約

記録動作中において、停電検出回路によって停電が検出されたときに、スイッチング手段をオンさせることにより、記録動作を継続させる手段、および停電発生の直前に両メモリに蓄積されていたデータおよびそれらのデータが属している2つのブロックを構成する全てのデータの記録媒体への記録が完了したときに、スイッチング手段をオフにさせることにより、記録動作を中止させる手段を備えている。

FIG. 1




FIG. 2




FIG. 3





FIG. 4



--

FIG. 5




FIG. 6

(a) スイッチングパルス —

PLAY REC PLAY REC PLAY REC (b) 第1ヘッド

PLAY REC PLAY REC PLAY REC (c) 第2ヘッド

FIG. 7

index	フレームヘッダの格納先先頭アドレス
1	xxxxh
2	xxxxh
3	xxxxh
4	xxxxh
/	xxxxh
	xxxxh
	xxxxh
	xxxxh
)	xxxxh
/	xxxxh
2024	xxxxh

FIG




FIG. 9

サブバンクの index番号	格納データ
1	I 1
2	P 1 1
3	P 1 2
4	P 1 3
5	1 2
6	P 2 1
7	P 2 2
8	P 2 3
9	I 3
1 0	P 3 1
1 1	P 3 2
1 2	P 3 3

FIG. 10





FIG 11



.

FIG. 12

